IJPEM

Tribological Design Optimization of Probe Card Tip for Enhanced Chip Manufacturing Productivity
반도체 생산 공정의 Downtime 감소를 위한 프로브 팁의 형상 최적화


김대은/연세대학교


그림 1. (a) 접촉 실험 장치 개략도 (b) 전기 접촉 저항 측정 방법 개략도

그림 2. SEM으로 측정한 프로브 팁 마모 형상 이미지(a) 초기 형상 (b) 알루미늄 패드와 500회 접촉 후 형상 (c) 클리닝 패드와 500회 접촉 후 형상

그림 3. FEM 시뮬레이션 결과 (a) 기존 구형 모양 팁 (b) 4-bump 팁 (c) 도넛 모양 팁



  • 반도체 칩 검사 공정에서 사용되는 프로브 팁은 상대면과의 반복적인 접촉으로 인해 표면 마모와 함께 오염이 발생하게 된다. 이로 인해 프로브 팁을 주기적으로 교체하게 되어 반도체 칩의 생산 비용 증가 및 생산 효율이 저하되는 문제를 야기하게 된다. 이러한 이유로 최근 반도체 산업에서는 프로브 팁의 표면 내구성을 향상시키기 위한 연구의 필요성이 크게 대두되고 있는 실정이다.
  • 기존 구형 모양의 팁에 대한 접촉 실험을 통해 마모로 인해 표면이 오염되었을 때 전기 접촉 저항이 20배 이상 증가하는 등 칩 검사 공정에 부정적인 영향을 미칠 수 있음을 확인하였다.
  • 프로브 팁의 오염을 줄이고 세척 주기를 늘리기 위해 표면 내구성이 높은 새로운 형상의 팁 구조를 제안하였다. 첫번째는 하중을 넓은 면적으로 분산시키는 ‘4-bump 구조’, 두번째는 넓은 접촉 면적과 입자 포집 기능을 갖춘 ‘도넛형 구조’로 유한요소해석(FEM)을 통해 기존 팁과 성능을 비교 분석하였다.
  • 특히, 도넛 모양의 팁은 기존의 팁과 비교하였을 때 접촉면적은 94% 증가하였으며, 접촉압력은 50% 감소하였다. 이는 향후 도넛형 팁 구조를 사용했을 때 마모 입자 발생을 효과적으로 억제하면서 검사의 신뢰성과 생산성을 동시에 향상시킬 수 있는 높은 잠재력을 지녔음을 보여준다.
 
논문 무료 다운로드
[Free Access Period: 25. 08. 01. ~ 25. 09. 30.]